Intel repousse les limites de l'échelle en matière de conditionnement de puces

Yeniakit - 25/12
Intel a démontré la nouvelle envergure et la flexibilité architecturale qu'elle a obtenues dans les technologies d'emballage avancées. Concepts introduits par l'entreprise ; Il est basé sur l'utilisation conjointe des technologies Foveros Direct 3D et EMIB-T ainsi que des processus de production 18A et 14A. L'objectif est clair : établir une nouvelle norme de performance dans la classe HPC, IA et centre de données avec des conceptions multi-chiplets extrêmement grandes et modulaires qui transcendent les limites du réticule (masque de lithographie).

L'architecture partagée par Intel offre une évolutivité du réticule plus de 12 fois supérieure. Cela rend possible jusqu'à 16 puces de calcul et 24 emplacements de mémoire HBM dans un seul boîtier. Côté mémoire, cela ne se limite pas aux HBM3/HBM3E ; Le support HBM4, HBM4E et même HBM5 sont également sur la feuille de route. Cette approche implique une concurrence directe avec le procédé TSMC A16 et...
[Courte citation de 8% de l'article original]