Les débuts mondiaux d'AMD Su Zifeng Zen6 Xiaolong CPU: loin devant Intel

MSN - 15/04
AMD a officiellement annoncé que le code du processeur AMD EPYC de sixième génération, le nom de Code, Venise est devenu le premier produit informatique haute performance (HPC) de l'industrie qui utilise la technologie de processus avancée 2 nm (N2) de TSMC. Il est rapporté que le président et chef de la direction de l'AMD, Su Zifeng, a récemment visité Taiwan, en Chine et a visité Taiwan le 14. Sur les lieux, Su Zifeng et le président et président de TSMC Wei Zhejia ont tenu le CCD de Venise ensemble pour annoncer le jalon. AMD a déclaré que Venise devrait être lancée comme prévu en 2026, qui devrait être plus tôt qu'Apple, qui utilise traditionnellement les derniers utilisateurs de nœuds de TSMC. Il est rapporté que l'Epyc Venice de sixième génération devrait être basé sur l'architecture Zen 6 et est construit à l'aide du dernier processus de fabrication N2 (niveau 2 nm) de TSMC. Des détails sur les spécifications du processeur de Venise et du CCD sont actuellement en cours. Mais maintenant que la puce a été ébréchée et démarrée, cela signifie que le CCD a été démarré avec succès et réussi les tests fonctionnels et la vérification de base. Su Zifeng a déclaré: "Plus

AMD a officiellement annoncé que le code du processeur AMD EPYC de sixième génération, le nom de Code, Venise est devenu le premier produit informatique haute performance (HPC) de l'industrie qui utilise la technologie de processus avancée 2 nm (N2) de TSMC.

Il est rapporté que le président et chef de la direction de l'AMD, Su Zifeng, a récemment visité Taiwan, en Chine et a visi...
[Courte citation de 8% de l'article original]